首页公司新闻

为什么CPU内核不直接焊在主板上?为什么需要芯片封装技术?封装PCB板是几层板?

更新时间:2019-12-31 10:57:04

  现在计算机系统的CPU和芯片组内核Die都是先封装到一个印制板上(PCB,printed circuit board),再通过LGA等等插槽(Socket)连上主板或直接焊接在主板上。这个过程叫做封装(Package),相关技术叫做封装技术。封装技术可以相对简单,如放置BIOS的SPI NOR闪存:  


 内部没有PCB的SPI Flash   

也可以复杂一些,如14nm制程生产的南桥: 

 

散热器盖头下的PCH,由一个die、PCB和一些电容等元器件组成  

或者一般台式机的CPU:  

 均热片IHS下的CPU

 

也可以超级复杂,如结合了EMIB和Foveros的最新CPU封装技术:

   

 

  关于这种封装技术可以参考我的这篇文章:摩尔定律的新希望:Co-EMIB和ODI不知道大家有没有想过,为什么CPU或者南桥Die不直接焊接在主板上?这层叫做Package Substrate的PCB板和主板有什么本质不同,它带来了哪些独特价值?现在主板都是多层板,那么这种高级PCB板是几层板呢?今天我就带大家一起来看看这么做的原因,以及Package的电路板组成方式,并结合公开的Intel和台积电的资料,来看看它们的封装PCB的层次(Layer)?

为什么需要封装方式来连接芯片Die?

如果我们回首这几十年来芯片的密度的发展,它跟随摩尔定律,芯片晶体管密度已经提高了上万倍;但另外一边主板的布线密度却只提高了4倍,这个落差对两者的相容提出了巨大的挑战。具体来说就是芯片Silicon的接口Bump Pitch是~100um级别,而主板的Ball/Pin Pitch大于1000um,两者并不相容。那怎么办呢?

一个显而易见的方法是提高主板的布线密度,这有什么技术困难吗?出乎很多人意料的是,答案是没有。真正的阻碍原因不是技术而是成本。提高布线密度,和提高现有主板Ball Pitch会急剧提高主板单位面积设计和制造成本,这样做出来的主板,成本就不是近百元人民币,而是数千元,这种结果大家都不想看到。那么有没有办法只提高和芯片连接部分的设计和工艺,而让主板其余部分保持现有状态呢?遗憾的是,现有工艺并不支持。

如果我们将思路近一步向前延伸,能不能做个转换层,将高密度(density)通过它转换成低密度呢?Bingo,这就是封装层了。它可以看作是个翻译层,有了它,两种Density才能在成本最低的前提下,有效的连接起来。这是封装的主要原因,除此之外,还有其他好处:

1.它让芯片厂商的产品自包含性(self contain)提高了很多,为产业分工,生态Ecosystem的发展做出了极大贡献。这样主板才可以专注做自己擅长的主板和BIOS,只要符合芯片厂商的引脚规范,就可以兼容同代i3/i5/i7;在AMD这边,甚至可以跨代兼容。有些读者有个误解。仿佛Intel某代产品只有一个产线,i3/i5/i7都是Fuse出来的结果。实际上复杂得多,每代CPU产线众多,不同大小的Die至少有七八种,有些i5是i7 Fuse出来的,有些事原生小Die,具体要开盖才能知道(效能并没有不同)。再加上有没有外配eDRAM和核显等,组合形式十分众多。而只要同代,它们都有一个共性,那就是引脚Pin兼容,这让主板可以兼容。是谁做了无名英雄,隐藏了这些不同呢?没错,就是Package。AMD那边更是为了做到跨代兼容,在Package设计上花费了巨大的力气,在收获了DIYer的众多赞赏的同时,也私下品尝了很多苦果,个中细节我们今后我们再讲。

2.让CPU晶体管密度可以在2.5D甚至3D上增长成为可能。这点本专栏已经有很多文章介绍了,此处不再赘述,有兴趣的同学请移步:

如何像搭积木一样构建CPU?

Intel和AMD都是怎么做的?

摩尔定律的新希望:Co-EMIB和ODI

多核 CPU 和多个 CPU 有何区别?

封装板PCB技术介绍

看到这里相信同学们已经可以理解CPU Die下面那个绿色的电路板和普通主板PCB板没有本质不同,就是密度更大,成本更高而已。那么这层神秘的转化层是怎么组成的呢?它是几层板呢?先不要着急,我们先从它的Stackup技术看起。最简单的Stackup是Type 1,只有1层板: 

 

Type 1 

稍微复杂一点的是Type 2,它是2层板:  

 Type 2:两层板

分成两层:Surface和Bottom,两层之间通过PTH(Plated Trough Hole)来传递信号。

 

更复杂的是多层板,也是就Type 3:   

   

Type 3:这个是4层板

在顶层和底层直接,还有一层或者多层,这些层次叫做Core Layer。它们也通过PTH连接。

现在CPU和PCH是更复杂的Type 4: 

 

 

CPU所用的Type 4

它和Type 3最主要的区别是在上层和底层为了兼容小Bump Pitch,而引入micro VIAS(uVia)。我们把上层和底层叫做Buildup层。它的命名规则叫做:上层buildup + Core层 + 下层buildup例图中上面和下面都有2个buildup层,有4个核心层,所以叫做2-4-2。

好了,我们来看两个例子。一个是Intel曾经的救世功臣,酷睿的先行者Yonah:   

  

  来源:IBBC 

它就是2-4-2结构:

1.2个Face Buildup(BU)。包括1个surface层。名字里面带f,表示和Face BU有关。通过uVias和Die相连。

2.4个Core层。名字里面都带c。和Face相关叫fc, 和下层bottom相关,叫做bc。

3.2个Bottom BU。其中最下面连接Pin的是base层。注意这个是rPGA,已经淘汰。一个台积电的封装例子:   

 

  台积电给MTK代工的CPU  

 

 

可以看出这款MTK为手机做的ARM CPU,采用6-2-6。为什么Core层这么少呢?这是PTH比较粗和厚,为了减小芯片厚度,要减少Core层次。Intel最近产的CPU甚至开始使用Coreless结构,为了给笔记本电脑超轻薄可谓费心费力。 

结论 

封装技术在成本最低的前提下,让低密度的主板和高密度的芯片可以相容,并提供了很高的灵活性。尽管有不少研究发现无封装(Packageless)有更好的特性[1],但现在封装带来的其他好处是无法替代的,仍在不远的将来是市场的主流。现在的Coreless封装CPU采用6-0-1等结构,并结合EMIB等技术,为Chiplet的发展奠定了坚实的基础。下次你拿起CPU,看到那个绿色的电路板,请叫他一声:雷锋!

 

返回上一页